模拟芯视界 | 高速 ADC 模拟输入前端的无源匹配技巧
理解 高速模数转换器 前端设计的原理，有时就像学习一项技能。对于任何高速模拟接收器的前端设计来说，简单地放置一个 平衡-非平衡变压器 ，然后将两条走线从变压器的次级输出连接到 ADC 的输入，这种做法并不可取。众所周知， ...
新浪网27 天
ADC需要注意哪些参数！
N为ADC的位数，假设N为10，SNR等于61.96。 无杂散动态范围（SFDR）：表示干扰信号让采集信号失真的一个动态范围，这个值越大，系统的噪声水平就越低。
电子工程专辑19 天
华为海思新发ADC：24bit2MSAR构架ADC
SNR（信噪比）：103.5dBFS @ 2Msps，138dBFS @ 1Ksps 信噪比越高，表示信号中噪声越小，性能越好。103.5dBFS @ 2Msps 和 138dBFS @ 1Ksps 都非常高，说明ADC的噪声性能非常出色。 SFDR（无杂散动态范围）：131dB SFDR表示ADC能够分辨的最小信号与最大杂散信号之间的比值。 131dB的SFDR ...
Design-Reuse4 年
Specifying a PLL Part 1: Calculating PLL Clock Spur Requirements from ADC or DAC SFDR
It is common for an ADC or DAC to be required to meet a SFDR (spurious free dynamic range) specification. Definition: “Spurious-free dynamic range (SFDR) is the strength ratio of the fundamental ...
Design-Reuse18 天
12-bit, 2 GSPS High Performance ADC in 16nm CMOS
The ODT-ADS-12B2G-16 is a ultra-high performance 12-bit 2 GSPS ADC in a standard 16nm CMOS process, implemented using Omni Design's groundbreaking low power SWIFT technology. The ADC achieves low ...