2022年6月2日 · 华为与中科院微电子研究所合作开发的采用垂直环形沟道器件结构（CAA，Channel-All-Around）晶体管（IGZO-FET）3D DRAM技术，也是基于IGZO的2T0C DRAM…… 日前据韩媒 BusinessKorea 报道，韩国进出口银行海外经济研究所（OERI）表示，今年中国的 DRAM 制造商长鑫存储正在推动 ...

Abstract: For the first time, vertical channel-all-around (CAA) IGZO FET is scaled down to an active footprint of less than 50×50 nm 2. With optimized IGZO thickness (~3 nm) and high-K dielectric (HfO x ), high current density of 32.8 μA/μm at V th +1 V with subthreshold swing of 92 mV/dec is achieved in the IGZO CAA FET with channel length ...

2023年1月16日 · 针对平面结构IGZO-DRAM的密度问题，中科院微电子所微电子重点实验室刘明院士团队在垂直环形沟道结构（Channel-All-Around, CAA）IGZO FET 的基础上，研究了第二层器件堆叠前层间介质层工艺的影响，验证了CAA IGZO FET在2T0C DARM应用中的可靠性。

For the first time, we propose a stackable vertical channel-all-around (CAA) In–Ga–Zn-O field-effect transistor (IGZO FET) for high-density 4F 2 and long-retention 2T0C dynamic random access memory (DRAM) application. The device is fabricated in a back-end-of-line (BEOL) compatible process flow where the channel and gate-stack are deposited ...

Low aspect ratio FeFET with thermally stable crystallized TiO 2 channel facilitates multiple memory stacking. We also show the scalability of CAA FeFET without performance degradation by contact electrode optimization and spacer oxide engineering, providing a new path for future high density and high speed memory.

2022年7月7日 · 微缩后的IGZO FET具有优秀的晶体管特性，包括约32.8 μA/μm的开态电流（Vth + 1 V时）和约92 mV/dec的亚阈值摆幅。 同时，器件在-40 ℃到120 ℃的温度范围内表现出了 良好的热稳定性和可靠性 。

2023年1月6日 · 针对平面结构IGZO-DRAM的密度问题，微电子所微电子重点实验室刘明院士团队在垂直环形沟道结构（Channel-All-Around, CAA）IGZO FET 的基础上，研究了第二层器件堆叠前层间介质层工艺的影响，验证了CAA IGZO FET在2T0C DARM应用中的可靠性。 经过优化后的IGZO FET表现出优秀的可靠性，经过10000秒栅极偏压应力稳定性测试后（包括正偏压与负偏压条件），阈值电压漂移小于25mV，进行1012次写入擦除操作后没有表现出性能劣化。 该研究成 …

2022年6月2日 · 华为与中科院方面开发了基于铟镓锌氧 IGZO-FET（由 In、Ga、Zn、O 组成的透明氧化物）材料的 CAA（Channel-All-Around）构型晶体管 3D DRAM 技术。 该晶体管具有良好的热稳定性和可靠性，有望成为未来超越1-alpha节点的高性能3D-DRAM的候选产品。

2022年7月5日 · 微缩后的IGZO FET具有优秀的晶体管特性，包括约32.8 μA/μm的开态电流（Vth + 1 V时）和约92 mV/dec的亚阈值摆幅。 同时，器件在-40 ℃到120 ℃的温度范围内表现出了良好的热稳定性和可靠性。

2023年1月10日 · 针对平面结构 IGZO-DRAM 的密度问题，微电子所微电子重点实验室刘明院士团队在垂直环形沟道结构（Channel-All-Around, CAA）IGZO FET 的基础上， 研究了第二层器件堆叠前层间介质层工艺的影响 ，验证了 CAA IGZO FET 在 2T0C DARM 应用中的可靠性 。