2023年12月26日 · 通用中断控制器(GIC)支持多核系统中cores之间由软件生成（SGI）、私有（PPI）和共享外设（SPI）中断的路由。GIC架构还提供了可用于管理中断源和行为的寄存器，以及(在多核系统中)将中断路由到各个core的寄存器。

cpu interface接收GIC发送的中断请求，判断优先级是否满足要求，如果满足，就将中断通过nFIQ或nIRQ管脚，发送给core。 core响应该中断，通过读取 GICC_IAR 寄存器，来认可该中断。

2022年9月20日 · 通用中断控制器(GIC)支持多核系统中cores之间由软件生成（SGI）、私有（PPI）和共享外设（SPI）中断的路由。GIC架构还提供了可用于管理中断源和行为的寄存器，以及(在多核系统中)将中断路由到各个core的寄存器。

GIC是arm公司推出可与cortex-A和cortex-R处理器配合使用的中断控制器，当前一共有4个版本，分别为GICv1 – GIv4。 GICv3是基于armv8的SOC设计中应用较为广泛的一种中断控制器，GICv4与GICv3的功能基本相同，只是为了提高虚拟化的性能，增加了直接注入虚拟中断的能力。

2023年8月16日 · GIC是ARM的通用中断处理器，和ARM Cortex-A和Cortex-R系列CPU搭配使用，M系列使用NVIC (nested vectored interrupt controller)。 本篇文章介绍GIC V3、V4的一些基本概念：中断类型，状态转换，中断路由，安全模型. SPI: shared phripheral interrupt，可以设置为被所有PE处理的外设中断. SGI: software generated interrupt. PPI: private peripheral interrupt，绑定到固定PE进行处理的外设中断. LPI: locality-specific peripheral interrupt（GIC V3之后增加 …

GICv3中，对于core的标识，使用了属性层次的方式，来进行标识，从而可以支持更多的core。 而GICv2中，支持最大8个core。 GICv3中，加入了 LPI中断类型，来实现消息中断。 并且提供了 ITS，来实现中断的转换。 对于SGI的处理，有如下的变化。 gicv3/v4，架构，比gicv2架构，增加了很多的特性，从而支持更复杂的中断管理，支持更多的cpu。 自此，本系列博文到此就要结束了，基本上，除了虚拟中断的相关内容，我将GIC的内容都进行了介绍。 希望大家看完这系列博 …

2024年11月26日 · ARM CORE 在收到中断信号后，会通过 AXI 总线去读写 GIC 的寄存器（软件上是通过 memory-map 的方式去读写），继而获取是哪个中断号产生的中断。 当一个 device 需要使用中断，该 device 会输出一个中断信号线,该中断线会接到 gic 上，gic 中的 cpu interface 组件中的 GICC_IAR ...

2022年9月7日 · cpu interface接收GIC发送的中断请求，判断优先级是否满足要求，如果满足，就将中断通过nFIQ或nIRQ管脚，发送给core。 core响应该中断， 通过读取 GICC_IAR 寄存器，来active此中断。

A Generic Interrupt Controller (GIC) takes interrupts from peripherals, prioritizes them, and delivers them to the appropriate processor core.

The CoreLink Generic Interrupt Controller-600 (GIC-600) detects, manages, virtualizes and distributes interrupts for Armv8.0-A processors.