2025年1月17日 · SDC接口可以肯定一定是用的数字通信。 而这种场景下的数字信号线无外乎常见的几种：串口，485，CAN，SMBUS（IIC）通过测量电压可以直接排除差分线的CAN和485，那大概率不是串口就是SMBUS。

2019年5月7日 · 为了满足FF2建立时间的要求，也就是数据经过上面的延时（触发器的翻转时间/转换延时、寄存器与寄存器之间的组合逻辑延时、连线延时）之后到达FF2的D端的时间再加 …

2025年1月16日 · SDC 文件是集成电路设计中的一种约束文件，用于描述设计者对电路性能、面积、功耗等方面的要求。 SDC 文件的语法基于 TCL 格式，所有命令都遵循 TCL 语法。

2024年11月18日 · 以上图为例， SoC芯片 上往往存在几种不同的时钟源，有pll时钟、环振时钟、外部的晶振时钟，在SoC不同的模块或者不同的运行阶段使用的时钟也往往不同，所以在使用的时候，相同的模块会出现选择不同的时钟源的情况。 上图的情形就会出现。 这里先不展开各个时钟源之间的区别，也不展开clk_mux和div的设计因为还没写哈哈，但是可以去看我clk_gate的那一篇了解下clk_gate。 【数字】一篇文章读懂数字芯片中的时钟门控单元/时序/ICG/clk gater …

2023年10月25日 · 网上对于 sdc 约束的语法介绍有很多，但是要找到一篇介绍如何写一个可用于综合的sdc文件比较难。 下面以一个简单的例子进行说明： 创建时钟 主时钟 (root clock) PAD进来的时钟，约束到PAD的output点。 create_clock [get_pins xxxx/PAD/xx] -name clk_pad -period 20 - waveform {0 10} -add

2020年4月7日 · IO约束在顶层和模块级的主要命令都是以下几个，但是实际应用的复杂程度不可同日而语，本篇会先介绍模块级IO约束实战经验，然后讲解顶层IO约束复杂性，过程中会介绍DDR接口时序。 ... 上图给出了一种IN2REG路径的示意图，DUA为当前模块，外部有一个假想的虚拟寄存器在驱动CIN端口，这种情况下我们可通过以下命令来约束： 虚拟时钟的作用. 使用set_input_delay时，可以指定真实时钟CLKP，也可以指定虚拟时钟vCLKP，在CTS之前是没 …

2024年12月31日 · 合理的设置方法应该是在RTL中直接例化DFF，然后将产生的分频信号约束到DFF的Q端上，同理在FPGA上，如果不使用IP的话，那么就直接调用Vivado的 DFF原语，然后进行约束。 第二个问题，异步关系怎么处理？ 这个情境下前三个时钟都是同步时钟，最后一个时钟和前三个时钟都是异步关系，如果只有两个异步时钟的话，相互设置 set_flase_path 就完事了，但现在这样就比较麻烦，所以最好的办法是直接使用 set_clock_groups -asynchronous 的方式来 …

2024年7月19日 · 《综合与时序分析的设计约束：Synopsys设计约束（SDC）实用指南》正是为了帮助设计师们掌握这一关键技能而编写的。 旨在为广大芯片设计人员提供一个全面、深入且实用的 SDC 指导。

Shanto Lhoyo is on Facebook. Join Facebook to connect with Shanto Lhoyo and others you may know. Facebook gives people the power to share and makes the world more open and connected.

光大芯业微电子有限公司专业是从事高性能模拟及数模混合集成电路设计、测试、销售、服务于一体的高新技术企业。 拥有一批来自国内外顶尖半导体设计公司的资深专家组成核心技术团队，集团旗下拥有大型封测厂。 公司专注于设计、开发、测试和销售基于先进的亚微米CMOS、BIPOLAR、BICMOS、BCD等工艺技术的模拟及数字模拟混合集成电路产品，目前公司拥有磁传感器、电源管理、电机控制三条产品线，研发拥有模拟组、数字组、底层软件组、算法组，产品 …