2020年8月28日 · Guided by structural information, we developed a hexameric synthetic soluble ESP, termed CPTX, which includes the multimerization domain of Cbln1 and the pentraxin domain of NP1.

2020年8月28日 · Injection of CPTX into the brains of mice deficient in synaptic connectivity (e.g., Alzheimer's disease model) restores glutamatergic synaptic connections and circuit function, which improved cognitive function. CPTX also repairs damaged neuronal circuits after spinal cord injury in mice, which improved motor function.

2020年10月16日 · These results have shown that CPTX, a synthetic synaptic connector that combines structural features of Cbln1 and NP1, is an unprecedented and innovative tool for restoring excitatory synapse loss in the central nervous system and promoting functional recovery of …

首先，该研究团队结合天然的突触结构元素，合成了一种六聚体可溶性细胞外支架蛋白，简称为cptx。 此分子包含了Cbln1的多聚结构域和NP1的正五聚蛋白结构域 。

2020年9月10日 · CPTX-like molecules could represent a novel class of drugs and a new age of medical therapy. But a great deal of research is now required to better optimize and better characterise this technology. And if independent replication is achieved, it will be fascinating to see all of the different directions that science will take these new molecules.

PTX是一个稳定的编程模型和指令集，是Virtual Architecture的汇编产物，这个ISA能够跨越多种GPU，并且能够优化代码的编译等等。 而Real Architecture提供的是真实GPU上的指令集，也是最终CUDA程序运行的指令集SASS。

CUDA编程环境通过并行线程执行（PTX）指令集架构（ISA），将GPU用于并行计算。 通过在CUDA中嵌入 inline PTX汇编指令，我们可以编写出更为高效的CUDA代码。 int y; asm(".reg .u32 t1;\n\t" // temp reg t1. " mul.lo.u32 t1, %1, %1;\n\t" // t1 = x * x. " mul.lo.u32 %0, t1, %1;" // y = t1 * x. : "=r"(y) : "r" (x)); return y; 如果输出操作数被 asm 指令有条件地更新，则应使用 "+"修饰符。 int y = 0; asm("{\n\t"

2025年1月30日 · 他们不满足于现成的操作界面（CUDA），直接改写最底层的机器语言（PTX），让2048块GPU像精密钟表般协同工作。 普通AI训练就像用家用轿车送货，DeepSeek则把车改装成赛车：拆掉后排座椅→腾出20%计算单元专管数据传输加装氮气加速→双流水线让计算速度翻倍定制变速器→寄存器优化减少37%能量浪费典型案例：在H800 GPU的132个流处理器中，划出20个专用通信单元。 这相当于：传统方案：所有工人既要做计算又要传数据（效率损 …

2025年2月2日 · nvidia已开始限制ptx指令集的文档开放，但开源社区通过逆向工程构建了vptx（虚拟ptx）中间层。 这种”硬件不可知”的编程范式，可能终结特定厂商的生态垄断。

2025年2月3日 · PTX（Parallel Thread Execution）是NVIDIA定义的虚拟中间表示（IR），其核心特性包括：硬件抽象层：提供面向SIMT架构的类汇编指令（如`ld.global.v4.f32`用于向量化全局内存加载），但未绑定具体GPU微架构（如Turing/Ampere）。