2021年6月8日 · 本文探讨了ARM指令中prfm指令的使用，主要集中在prfmpldl1keep和prfmpldl2strm对于L1及L2缓存的预加载。 通过实践经验总结，指出不同offset对性能的影响，强调了连续读取的重要性，并提供了关于避免指令干扰和优化读取顺序的建议。

2022年7月3日 · ARM64处理器提供了预加载提示指令（PRFM，它是Prefetch from Memory的缩写） . PLD表示加载预取（prefetch for load），PST表示存储预取（prefetch for store）。 L1表示1级缓存，L2表示2级缓存，L3表示3级缓存。

2021年6月24日 · 它允许预取相对于基址寄存器中的值处于-256到+255范围内的任何类型的偏移量(而不仅仅是8的倍数)的数据。 因此，如果您需要(由于某些原因，比如使用字符串)以字节精度进行预取，或者需要使用负偏移量进行预取，则必须使用 PRFUM 。

2020年10月28日 · 飞腾CPU还提供专门的预取指令PRFM，用于第一次访问新数据之前就提前通知缓存去内存预取相关缓存块内容，来避免内存墙延迟。需要注意的是，这种预取指令PRFM只能用于_prfm 指令

2024年9月13日 · prfm是ARM中的一个汇编指令，用于执行预取操作，旨在减少未来的缓存缺失延迟。 通过预先加载数据到缓存中，可以在后续访问这些数据时更快地获取它们，从而提高程序的整体性能。

2021年6月24日 · On the other hand, if you want to prefetch with an offset of 256 or higher, you have to use PRFM. At least the GNU assembler will automatically encode PRFUM if you write something like PRFM PLDL1KEEP, [X0, #37], so you don't actually have to …

Cortex-A53 和 Cortex-A57 处理器通常使用两个或两个以上层级的缓存实现，即一个小的L1指令缓存和数据缓存和一个更大的统一的 L2缓存， L2缓存在簇中的多个核之间共享。 此外，还可以有一个 外部 L3缓存 作为外部硬件块，在簇之间共享。 向缓存提供数据的初始访问速度并不比正常情况快。 任何对缓存值的后续访问都更快，性能的提高也正是由此产生的。 核心硬件检查缓存中的所有指令获取和数据读写，尽管你必须将内存的某些部分标记为不可缓存，例如那些包含外围设 …

prfm pldl1keep, [x0, #256] 放在 ld1 [x0] 前面 0~8 条指令 #256 表示把 x0+256 的内容放进 L1 cache; ldp 也适用 (经验)不写 offset 不如写个 #128 (经验)pldl1strm 似乎没啥意思，也没 pldl1keep 快 (经验)x0 ~ x0+256 的内容也会进来 (经验)load 128bit 用 #128，256bit或更多用 #256

文章浏览阅读3.7k次，点赞3次，收藏13次。 只是实践经验，没有理论，不一定正确prfm pldl1keep, [x0, #256]放在 ld1 [x0] 前面 0~8 条指令 #256 表示把 x0+256 的内容放进 L1 cache ldp 也适用 (经验)不写 offset 不如写个 #128 (经验)pldl1strm 似乎没啥意思，也没 pldl1keep 快 (经验)x0 ~ x0+256 的内容也会进来 (经验)load 128bit 用 #128，256bit或更多用 #256 (经验)

Prefetch Memory (literal) signals the memory system that data memory accesses from a specified address are likely to occur in the near future.