This paper discusses a new generation of heterogeneous integration architectures which we refer to as quasi-monolithic chips (QMC). QMC enables flexible out-of-order combinations of silicon process & packaging techniques to create flexible and ultra-high interconnect density 3D architectures to fit future computing & AI needs.

2023年2月28日 · 去年的IEDM 2022上，在3D封装技术方面，Intel谈到一种名为QMC（Quasi-Monolithic Chips，准单片）的封装方案。 QMC这个名字的意思，是Intel期望未来即便采用多chiplet，性能和功耗也可与monolithic单die方案几乎等同。

2022年12月13日 · 米Intelは、半導体製造関連で世界最大級の国際会議「International Electron Devices Meeting（IEDM） 2022」において、次世代の3D（3次元）ヘテロジニアスインテグレーション（異種チップ集積）に向けたアーキテクチャー「QMC（Quasi-Monolithic Chips）」について発表した。

2023年4月27日 · The main aim of the QMC architecture is to achieve near-monolithic interconnection requiring a significantly finer pitch hybrid bonding layer. This bonding layer can enable up to nine times improvement in the interconnect density, as illustrated in Figure 3.

2022年12月5日 · QMC 是一种新的混合键合技术，其间距小于 3 微米，与英特尔在去年 IEDM 上提交的研究相比，能效和性能密度提高了 10 倍。 之前的论文涵盖了一种 10 微米间距的方法，这已经是 10 倍的改进。 因此，英特尔在短短几年内找到了实现 100 倍改进的途径，表明该公司在混合键合方面的工作正在迅速加速。 QMC 还可以让多个小芯片相互垂直堆叠，如上图所示。 本白皮书概述了令人难以置信的每平方毫米数十万个连接的互连密度和可与单片处理器相媲美的功 …

英特尔在本届IEDM上带来了他们名为《Enabling Next Generation 3D Heterogeneous Integration Architectures on Intel Process》的演讲。 在其中阐述了他们新的“Quasi-Monolithic Chips” (QMC) 3D 封装技术希望解决这个问题。...

2022年12月3日 · As the name implies, Intel's QMC aims to offer nearly the same characteristics as the interconnects that are built right into a single die. QMC is a new hybrid bonding technique that features...

QMC 是一种新的混合键合技术，其间距小于 3 微米，与英特尔在去年 IEDM 上提交的研究相比，能效和性能密度提高了 10 倍。 之前的论文涵盖了一种 10 微米间距的方法，这已经是 10 倍的改进。 因此，英特尔在短短几年内找到了实现 100 倍改进的途径，表明该公司在混合键合方面的工作正在迅速加速。 QMC 还可以让多个小芯片相互垂直堆叠，如上图所示。 文章概述了令人难以置信的每平方毫米数十万个连接的互连密度和可与我们在单片处理器中看到的相媲美的功耗（以 …

2023年2月13日 · The main aim of the QMC architecture is to achieve near-monolithic interconnection requiring a significantly finer pitch hybrid bonding layer. This bonding layer can enable up to nine times improvement in the interconnect density, as illustrated in Figure 3.

2023年2月2日 · If Intel can stick to its roadmaps and deliver on its promises, it may be able to catch up to TSMC’s 4 th generation SoIC, also with a pitch of 3μm. According to Intel, the 2 nd generation improves efficiency by about 20%. They also claim this will allow for near-monolithic designs with little to no power, area, and latency overheads.