为避免闩锁效应，早期采用 SOS (Silicon On Sapphire) 技术制作CMOS电路，即在蓝宝石绝缘衬底上外延硅，之后制作器件，这就有效的避免MOS管的源、漏区和衬底之间形成PN结。 但是，蓝宝石价格昂贵，无法普及；蓝宝石和硅晶格不匹配，影响外延硅的质量。 故研究采用 SiO2 代替的蓝宝石的可能性势在必行，即SOI (Silicon On Insulator)。 20世纪80年代中期，注氧隔离和硅片键合等技术逐渐成熟，促使大面积的SOI硅片商用成为现实。 20世纪90年代后，薄膜全耗尽 (Full …

In semiconductor manufacturing, silicon on insulator (SOI) technology is fabrication of silicon semiconductor devices in a layered silicon–insulator–silicon substrate, to reduce parasitic capacitance within the device, thereby improving performance. [1]

2019年10月29日 · 传统mos结构和soi mos结构的主要区别在于：soi器件具有掩埋氧化层，其将基体与衬底隔离。 如图7所示，SOI晶体管是一个平面结构。 SOI MOS的制造工艺与起始硅晶片之外的体MOS（传统MOS）工艺相似。

SOI全称为Silicon-On-Insulator，即绝缘 衬底 上的硅，该技术是在顶层硅和背衬底之间引入了一层埋氧化层。 材料通过在绝缘体上形成半导体薄膜， SOI材料 具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅 CMOS电路 中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的 …

Here, we discuss Bulk-Si CMOS technology, the need and importance of scaling, their various effects and associated solutions. We also address the physical scaling limits of transistor materials and any new materials used in advanced technology node.

We have already implemented 0.35 m and 0.2 m SOI-CMOS devices1. This article explains SOI-CMOS device technology and discusses current developments. The term SOI means Silicon On Insulator structure, which consists of devices on silicon thin …

体硅 CMOS 技术可实现无线设备中大多数数字和模拟模块的集成，例如数字信号处理模块、数模转换器、模数转换器等。 随着技术的发展， LNA、Mixer 和压控振荡器在内的大多数射频模块也已成功集成。 虽然体硅 CMOS 技术能够提供更好的集成度和更低的成本，但是导电衬底和过大的寄生电容严重恶化了器件的隔离度、噪声系数和线性度等性能。 与体硅 CMOS 技术相比，基于 III-V族 半导体的技术和蓝宝石技术的缺点是昂贵的晶圆成本和与数字电路的集成能力差。 因 …

SOI CMOS的优越性 1. 每个器件都被氧化层包围，完全与周围的器件隔离， 从根本上消除了闩锁效应； 2. 减小了pn结电容和互连线寄生电容，； 3. 不用做阱，简化工艺，减小面积； 4. 极大减小了源、漏区pn结面积，从而减小了pn结泄漏 电流； 5. 有利于抑制短沟效应 ...

2022年7月6日 · BESOI技术是通过键合技术把两片晶圆紧密键合在一起，晶圆与晶圆之间形成的二氧化硅层作为氧化物埋层，再利用回刻技术把一侧的晶圆的厚度削薄到所要求的厚度后形成SOI晶圆。 BESOI技术制备SOI晶圆流程如下图所示： (c)把晶圆A和晶圆B进行低温键和，利用硅熔融键合（Silicon Fusion Bonding - SFB）把另外一片未氧化的晶圆键合到氧化层上。 (d)利用回刻技术形成顶层硅薄膜，通过回刻技术去除多余的晶圆，最后利用退火和CMP形成平滑清洁 …

In this chapter, SOI CMOS technology is described. Starting from the evolution of SOI technology, various SOI substrate and isolation techniques are introduced. Then, a 0.25 μ m SOI CMOS fabrication processing sequence is described, followed by major SOI CMOS device structures.