2022年8月28日 · 对于在高速串行链路（High Speed Serial Link）使用的SerDes技术，其中Ser与Des分别是串化器（Serializer）与解串器（Deserializer）的简写，也即说明了SerDes的主要功能是将低速的并行信号转化为高速低压差分信号（LVDS）并通过串行里链路发送，同时能够接收串 …

A Serializer/Deserializer (SerDes) is a pair of functional blocks commonly used in high speed communications to compensate for limited input/output. These blocks convert data between serial data and parallel interfaces in each direction. The term "SerDes" generically refers to interfaces used in various technologies and applications.

2019年7月30日 · FPGA的SerDes PLL一般有8x,16x,10x,20x,40x模式，以支持常用的SerDes接口协议。比如PCIExpress工作在5Gbps, 在40x模式下需要提供125MHz的片外参考时钟，20x模式下需要提供250MHz的片外参考时钟。

2018年4月19日 · SerDes 信号从发送芯片到达接收芯片所经过的路径称为信道(channel)，包括芯片封装，pcb走线，过孔，电缆，连接器等元件。 从频域看，信道可以简化为一个低通滤波器(LPF)模型，如果SerDes的速率大于信道(channel)的截止频率，就会一定程度上损伤(distort)信号。

2024年11月19日 · 传统的光互 连通信解决方案是将并行电信号通过芯片内部的串行器/反串行器 (SerDes)转换为高速串行电信号， 再通过芯片外部的光收发器转换为光信号。 由于 SerDes 电路的高功耗和链路比特率，光互连的发展 逐渐面临瓶颈。

SerDes技术是目前车载远距离高速信号传输的关键技术，通过将并行数据流转换为串行数据流进行传输，大大减少传输线的数量，降低系统复杂度和成本，同时也提高了传输速度和可靠性。

SerDes的全称是SERializer (串行器)/DESerializer (解串器)，这种主流的高速的时分多路复用（TDM）,点对点的串行通信技术可以充分利用通信的信道容量，提升通信速度，进而大量的降低通信成本。 目前，商用基于SerDes架构的通信协议最高可实现单通道56Gbps（好像已经可达112Gbps）的速率，在未来高带宽、低成本的应用领域会 越来越广泛。 实际上 PCIE， JESD204B 等复杂协议都是基于SerDes协议，常见的电SerDes就PCIE等协议来说，更接近物理层，所 …

2023年4月10日 · SerDes 的主要费用来自设计（许多芯片设计师花了很多年）和验证，但芯片面积和 PCB 面积等次要考虑因素也很重要。 PMA 级别的 SerDes 验证通常由设计团队或设计团队的子集处理。

SerDes 接口 相比源同步接口，SerDes的主要特点包括: 1 在数据线中时钟内嵌,不需要传送时钟信号。 2 通过加重/均衡技术可以实现高速长距离传输，如背板。 3 使用了较少的芯片引脚.

In this paper we examine four distinct SerDes architectures and show how each plays a vital role in today’s systems. Serdes cores which contain only transmit or only receive channels are called simplex cores; Serdes cores which contain both transmit …