2022年2月17日 · 本文深入解析virtio-pci设备的初始化流程，从PCI配置空间解析到virtio配置空间，涵盖virtio-pci初始化、PCI初始化、枚举配置、加载驱动及设备探测等关键环节。 virtio设备可以基于不同总线来实现，本文介绍基于pci实现的virtio-pci设备。 以virtio-blk为例，首先介绍PCI配置空间内容，virtio-pci实现的 硬件 基础——capability，最后分析PIC设备的初始化以及virtio-pci设备的初始化。 vendor id：厂商ID，用来标识pci设备出自哪个厂商，这里是0x1af4，来自Red Hat。

2021年4月21日 · 虚拟机系统在启动过程中在PCI总线上发现virtio-pci设备，就会调用virtio-pci的probe函数。 该函数会将PCI配置空间上的寄存器映射到内存空间，并将这个地址赋值给virtio_pci_device的ioaddr变量。

2024年3月11日 · virtio设备可以基于不同总线来实现，本文主要介绍基于pci的实现，virtio-pci设备。 以 virtio -blk为例，首先介绍 virtio 设备的配置空间内容，之后介绍为实现 virtio -pci设备，在pci配置空间基础上增加的capability的内容，然后介绍 virtio -blk规定的配置空间内容，最后 ...

2022年2月9日 · virtio-test设备属于virtio设备挂接在virtio总线上，但是virtio属于PCI设备。 真正的设备发现和配置操作都依赖于PCI协议，因此将virtio-test设备包含于virtio-test-pci中，提供给外层的感知是这是一个pci设备，遵循PCI协议的规范。

2024年1月20日 · virtio设备可以基于不同总线来实现，本文介绍基于pci实现的virtio-pci设备。 以virtio-blk为例，首先介绍PCI配置空间内容，virtio-pci实现的硬件基础——capability，最后分析PIC设备的初始化以及virtio-pci设备的初始化。

In the kernel, the virtio core contains the virtio bus driver and transport-specific drivers like virtio-pci and virtio-mmio. Then there are individual virtio drivers for specific device types that are registered to the virtio bus driver.

VIRTIO PCI Configuration Access Completion Interface. 7. Registers x. 7.1. Register Address Map 7.2. PCI Express* Configuration Space 7.3. HIP Port and Status Registers 7.4. Soft Register Address Map 7.5. Indirect Register Access 7.6. Virtual Function (VF) PCI Express* Configuration Space 7.7. Intel-Defined VSEC Capability Register

Virtio是一种在Linux平台下广泛使用的IO半虚拟化框架，由Rusty Russell开发，旨在支持他的虚拟化解决方案lguest。 随着虚拟化技术的发展，virtio已经被广泛应用于各种虚拟化环境中，特别是KVM（Kernel-based Virtual Machine）等Hypervisor中。 Virtio协议定义了virtio通信遵循的接口，包括设备类型、设备状态、设备支持的特性以及前后端数据传输的通道等内容。 目前，virtio规范有三个主要版本：0.95、1.0和1.1。 其中，0.95版本是广泛使用的传统模式；1.0版本对设备 …

2016年4月13日 · 首先，检测到pci设备，会加载virtio-pci驱动，主要就是初始化相关寄存器， 这是一个pci设备。 然后向virtio-bus注册设备，开始实体化我们的virtio设备。 virtio - pci 的驱动加载是在寄存器初始化好以后，开始进行的。

As for the VirtIO device, upon detecting a driver write access to pci_cfg_data, the user application side's VirtIO device must execute a write access at cap.offset at the BAR selected by cap.bar using the first cap.length bytes from pci_cfg_data.