RDNA introduced the "workgroup processor" ("WGP"). The WGP replaces the compute unit as the basic unit of shader computation hardware/computing. One WGP encompasses 2 CUs. This allows significantly more compute power and memory bandwidth to be directed at a …

RDNA 3 is a GPU microarchitecture designed by AMD, released with the Radeon RX 7000 series on December 13, 2022. Alongside powering the RX 7000 series, RDNA 3 is also featured in the SoCs designed by AMD for the Asus ROG Ally, Lenovo Legion Go, and the PlayStation 5 …

2022年11月5日 · AMD昨天午夜时分在Together We Advance Gaming发布会上正式宣布了自己的新一代GPU架构 RDNA3，并公布了首发产品Radeon RX 7900XTX以及Radeon RX 7900XT。 RDNA3其实是一个非常有趣的产品，我没选择当天写简评是因为AMD突如其来的Zen4降价，让我得重新评估AMD的RNDA3的定价策略，从而去判断RDNA3的产品力。 关于这个产品力，我们留到最后再来说吧。 为什么说AMD的RDNA3是一个有趣的产品呢，这就离不开其独特的Chiplets …

2022年11月14日 · In RDNA 3, one WGP still comprises two compute units, but one of the major changes is that each compute unit now holds a pair each of ALUs and vector units.

2023年1月7日 · RDNA 3 represents the third iteration of AMD’s RDNA architecture, which replaces GCN in their consumer graphics lineup. At a high level, RDNA 3 aims to massively scale up compared to RDNA 2. The cache setup is tweaked at all levels to deliver increased bandwidth.

2023年6月6日 · 11月3日，AMD 透露了其 RDNA 3 GPU 架构和 Radeon RX 7900 系列显卡的关键细节。 这是一个公开宣布，全世界都被邀请观看。 宣布后不久，AMD 邀请媒体和分析师进行了闭门采访，以更深入地研究是什么让 RDNA 3 起作用——或者它是否起作用？

RDNA 3 的 Compute Unit 每平方毫米晶体管密度达到了以往的 2.65 倍：每个 WGP（里面含有两个 CU）面积是 2.5平方毫米，晶体管数量是 3.31 亿，而上一代 Navi21 的这个数据是 4.33 平方毫米里容纳 2.15 亿晶体管；

2022年11月3日，AMD正式发布全新的采用“ RDNA3 ”架构的Radeon RX 7900系列显卡，被誉为”更先进的游戏显卡” 两年磨一剑，AMD为RDNA3带来了很多改变，近日，我受邀参加了一场AMD线上沟通会，AMD高级副总裁、大中华区总裁潘晓明，AMD Radeon 技术事业部工程研发高级副总裁David Wang，及AMD大中华区渠道销售副总裁梅晨和AMD大中华区显卡渠道销售总监廖宜邦与在线媒体们介绍了更多关于7900系列显卡和最新技术的细节，下面来一一介绍一下。 …

2023年10月17日 · 近日，RedGamingTech透露，索尼PlayStation 5 Pro依然搭载AMD定制的八核Zen2 CPU，主频低于4.0 GHz，而GPU则升级为拥有30个WGP/60个CU的RDNA 3架构芯片，核心频率介于2500-2800 MHz，同时搭配速率为18Gbps的GDDR6显存，容量仍为16GB，而目前PlayStation 5的GPU为18个WGP/36个CU，核心频率为 ...

Highlights of the RDNA Workgroup Processor (WGP) Designed for lower latency and higher effective IPC Native Wave32 with support for Wave64 via dual-issue Single-cycle instruction issue Co-execution of transcendental arithmetic operations Resources of two Compute Units available to a single workgroup 2x scalar execution resources