半导体大厂们掀起“3D堆叠大战”，3D芯片堆叠技术到底是什么？
2019年8月14日 · 格芯于近日宣布推出适用于高性能计算应用的高密度3D堆叠测试芯片，该芯片采用格芯 12nm Leading-Performance (12LP) FinFET 工艺制造，运用Arm 3D 网状互连技术， …
AMD Zen3 3D堆叠缓存细节：比Intel更细致、互连带宽提升15倍
AMD使用的技术叫做“3D Chiplet” (立体芯片)，是在微凸点3D (Micro Bump 3D)技术的基础上，结合 硅通孔 (TSV)，应用了混合键合 (Hybrid Bonding)的理念，最终使得微凸点之间的距离只有 …
AMD详解3D V-cache技术 - 知乎 - 知乎专栏
为了将 3D V-Cache 的访问保持在与 CCD 中的 L3 缓存类似的级别，AMD 将 SRAM 划分为 512 个数据块，每个数据块为 128 kB。 此外，还有 1,088 个 6 kB 标签宏，以便能够快速找到数据。
High-performance 3D-SRAM architecture design - IEEE Xplore
A high-performance three-dimension (3D) static random access memory (SRAM) architecture design is presented in this paper. The emerging 3D integration technology involves stacking …
AMD 第二代 3D 缓存处理器细节分享：Chiplet 基于 7nm 打造，带 …
2023年3月5日 · AMD 在 2023 年国际固态电路会议 (ISSCC) 上展示了一些关于第二代 3D V-Cache 实现的新技术，并就 Zen 4 架构进行了演示。 AMD 上一代 3D V-Cache 将 L3 SRAM 芯 …
A 96-MB 3D-Stacked SRAM Using Inductive Coupling With 0.4 …
Abstract: A 28.8-GB/s 96-MB 3D-stacked SRAM is presented. A total of eight SRAM dies, designed in a 40-nm CMOS process, are vertically stacked and connected using an inductive …
3D-Integrated SRAM Components for High-Performance Microprocessors ...
A 3D implementation of a 128-entry multiported SRAM array achieves a 36 percent latency improvement with a simultaneous energy reduction of 55 percent. As planar designs adapt …
proposed a three-dimension (3D) static random access memory (SRAM) stacking solution (SAINT-S, Samsung Advanced INterconnection Technology with SRAM). The solution is …
A Monolithic-3D SRAM Design with Enhanced Robustness and …
2018年7月23日 · We present a novel 3D-SRAM cell using a Monolithic 3D integration (M3D-IC) technology for realizing both robustness and In-memory Boolean logic compute support. The …
入选芯片顶会ISSCC，阿里达摩院最新存算芯片技术解读 - 知乎
达摩院存算芯片的内存单元采用了异质集成嵌入式DRAM（SeDRAM），拥有超大带宽、超大容量等特点，片上内存带宽可高达37.5GB/s/mm^2。 达摩院存算芯片所使用的SeDRAM就是堆叠 …