首先，A510这回依然是顺序执行核心，解码宽度从2升级到3吧，也用上了大核心上最新的分支预测等技术，是整数IPC大幅提升的关键。 但是一旦转到了浮点部分，我不知道是该笑还是该哭。 A510的浮点你应该说他升级了呢？ 还是缩水了呢？ A510的浮点单元设计和AMD当年的推土机Bulldozer一样，浮点单元由两个核心共享，里面可以是2个64bit FMA，或者2个128bit FMA。 这是妥妥的缩水节奏哦。 3、Cortex A710 Cortex A710可以理解成A79，虽然没有X系列的高性 …

A510 v2，总结起来就两个改变：1）增加了32bit的支持，2）减少了5%的功耗开销。 这在我看来 Cortex A510 v2的改变不比A715少，A715是内部动了但表现不出太多，而A510 v2则是外部表现足够多。

Cortex-A510相比Cortex-A55，性能提高35%，能效比提升20%，机器学习能力提升2倍，35%的性能提升感知不会很强，性能翻倍后还差不多，看其能效比曲线，发现和A55相比并没有很多优势。

不过这个新A510可以支持32位应用（去年的A510不支持），相当于这次把32位应用支持从中核转移到小核上来，这样也还可以，毕竟中核功耗要比小核高得多，哪怕是32位应用挂后台也得是中核工作，这样交给小核之后，也许会是一种更高效的搭配。 8+4+0意味着8大核4中核，没有小核，这个规格注定是只能给电脑用了，下面对应的位置也是笔记本和一体机。 不过这个1+4+4不知道会不会被使用起来，1+4+4和这个2+2+4都是新来的，看起来是偏大型移动设备使用了，不过像平 …

2023年6月12日 · 在前端设计上，A510相比A55最大的改变是将2宽度流水线拓展到了3宽度，如指令Fetch能力从2提升到3，等于增加了一条通路，这也是A510同频率性能可以提升的关键影响因素。

A510是两个核心共用一套架构，但是浮点部分独立出来了放在了中间，浮点部分也支持SVE，只不过最高2X128bit，目前小核的设计思路基本上都是以重整数、轻浮点为追求，需要强浮点性能的大可让大核和GPU上，小核只需要负责日常使用续航以及提供可观的整数性能 ...

Arm Cortex-A510 是首款採用 DynamIQ 技術的 Armv9 高效率 CPU，效能比之前的 LITTLE 核心提升 35%，推動效率更上層樓。

2022年10月28日 · Cortex®-A510内核是在一个被称为复合体的块内实现的，它最多包含两个 核。 在一个双核复合体中，矢量处理单元（VPU）、L2转换旁观缓冲器（TLB），以及一个双核复合体。

2021年5月27日 · Cortex-A510：取代了 Cortex-A55，性能提高 35%，能效提高 20%，接近 A73。 IT之家了解到，这三款新的 SoC CPU 架构均基于 Arm v9 兼容设计，旨在引领更强的架构 / ISA 变革，这在业界是很少见的。

2021年5月25日 · 今年，Arm 推出的东西比往年更多，包括面向移动和客户端的三种新一代微架构：旗舰级的 Cortex-X2，A78 继任者 Cortex-A710、全新的 Cortex-A510，延续多年的小核 A55 终于更新了。