2017年12月25日 · 本文介绍了时序分析中的关键概念——模式，包括Function模式、Scan Shift、DC和AC Capture、At Speed MBIST、Boundary Scan、Macro Test以及IDDQ。 这些模式在芯片设计和测试中扮演重要角色，确保功能正确性和检测潜在故障。 今天要介绍的时序基本概念是 Mode （模式）. 这是Multiple Scenario环境下Sign off的一个重要概念。 芯片的 设计模式 包括最基本的功能function模式，以及各种各样相关的测试模式。 PD的同学应该比较熟悉Function, …

2017年12月25日 · capture mode通常分为低速和高速模式，分别对应DC capture和AC capture. Capture模式下，Scan enable信号接0，扫描寄存器工作在正常模式下，这时候开始检查function上的pin连接。 低速DC capture也就是我们经常说的Stuck-at模式，主要检查我们平时常见的stuck-at 0/1错误。比如下图 ...

2023年8月17日 · 学习中首先考虑三个scenario，并指定了两种模式（func和scan）的时序约束sdc文件，以及包含PVT Corner的.db文件和包含RC Corner的TLUPLUS文件。 设置工作mode，Func/Scan。 每个mode下，时序都需要满足要求。 设置mode之后，工具只能看见当前mode下的timing path，所以也只能优化当前mode的path。 时序分析工具一般有3中分析模式，这里的-analysis_type可选bc-wc/ocv分析模型。 bc-wc模型较为悲观，一般选择ocv模型。 可以 …

2020年3月16日 · 1） 只开 scan scenario 去做 cts，让所有的sink点都长齐，这种方法显然得不偿失，白白增加了大量的clock buffer，不可取. 2） 只开 func scenario 去做 cts，此时 clk1 和 clk2 两组clock 各自内部单独长齐，比较合理；但是在 scan mode 下，R3 与 R4 之间可能会有较大的 hold violation，这个问题可以参考这篇博文来解决： 如何使用 lockup latch 来修 hold violation. https://www.cnblogs.com/xiaoxie2014/p/12518376.html. 除了上面这种方法，还有一种简单的 …

2023年5月24日 · atb_mode就是ATE机台测试，需要用到机台的都可以包在这个mode下。 atb_mode可以完全包含ptest_func_mode，还可以包含buruin的一部分。 比如burunin测试分为ip的burnin和dft pattern的burnin，ip的burnin要用到机台就划到了atb_mode；dft pattern的burnin又分别划到了mbist_mode和scan_mode。

在Innovus工具中，分步处理功能时钟（func clock）和DFT时钟（如扫描测试时钟）需要结合设计模式（Function Mode和DFT Mode）进行约束定义、时钟树综合（CTS）和时序分析。

2021年12月4日 · # test mode 的时钟和 func mode的时钟可能不一样而且一些macro cell 的时钟可能和主设计的时钟很多时候是不一样的,都要单独指定时钟. #下面定义了6个clock 包括4个 source clock 和2个generated clock 其中ate_clk 不出意外 应该是 ATE机台的clk 也就是测试用的clk. -divide_by 2 [get_pins I_CLOCKING/sys_clk_in_reg/Q] -combinational [get_ports sd_CK] -combinational -invert [get_ports sd_CKn]

例1: 如果芯片中具有 DFT逻辑，则在正常功能模式下，芯片的TEST引脚将一直为0，可以这么设置： 例2： 当设计有多种功能模式，但只分析其中一种时，进行如下设置，工具只分析FUNC_MODE [1]，不分析FUNC_MODE [0] 例3： 当设计工作在多个时钟下，且时钟是通过选择器选择的，如图1所示，为了分析方便快速，进行如下设置，MIICLK波形同 PLLdiv16 一样，MAINCLK波形与PLLdiv一样，ADCCLK波形与SCANCLK一样。 2. 中断时序弧. 如果单元内的某条路径无法发 …

2008年7月28日 · For example: in functional mode, data is exchanged between clock domain A and clock domain B. But in test mode, they are separate scan chains, so all paths form A <-> B are false paths. Maybe not a great example since you would want to try to test those paths in test mode too, but it's not always possible to do so.

capture, shift, func, mbist, DFT应该都是DFT即Design for Testability里的内容. capture，shift是scan-chain D Filp-Flop的两种工作模式，func好像是function clock，也就是正常工作模式（而不是capture, shift模式）的时钟. mbist是memory Built-in Self Test