2024年12月1日 · n2p和n2x工艺，以及a16节点，代表了芯片设计的飞跃。 这些节点共享关键技术特点，如采用全环栅（GAA）晶体管和高性能金属-绝缘体-金属（SHPMIM）电容器。

2023年4月27日 · N2P 将为 N2 的 Nanosheet GAA 晶体管添加背面电源轨。 背面供电旨在通过将电源轨移动到背面来解耦 I/O 和电源线，从而解决诸如后端（BEOL）中电阻升高等挑战。

台积电的 a16 工艺技术将依赖于全栅极（gaafet）纳米片晶体管，并将采用背面电源轨，这将改善功率传输并适度提高晶体管密度。与台积电的 n2p 制造工艺相比，在相同的电压和复杂度下，a16 的性能有望提高 8%-10%，或在相同的频率和晶体管数量下，功耗降低 15%-20%。

台积电N2缺失backside power delivery可能是N2的晶体管密度提升并不大的原因之一。2026年的N2P工艺才会用上这个技术，以期解决BOEL流程中via电阻增加的更多问题，当然也会对应的提升晶体管性能、降低功耗。

2024年5月24日 · n2p 制程将相较 n2 制程在相同频率和密度下功耗降低 5~10%，在相同密度和功耗下性能提升 5~10%。 在 A16 节点，台积电将正式引入背面供电技术 。 该制程可在相同工作电压下，频率提升 8~10%；在相同频率下功耗降低 15~20%，密度至高提升 10%。

2023年5月29日 · 不久前，当台积电宣布采用纳米片设计的N2生产计划时，即宣誓要在未来的版本中晶背供电源技术；该2nm工艺版本被命名为N2P。 它就像英特尔的PowerVia和三星的BSPDN工艺技术一样，将晶体管夹在电源传输网络和信号网络之间，以提高晶体管性能并降低功耗。

2024年12月27日 · N2P 是 N2 的 5% 速度增强版，具有完全的 GDS 兼容性，目标是在 2025 年完成认证，并于 2026 年实现量产。 从平台角度来看，Geoffrey 提供了有关 N2 NanoFlex技术架构的一些细节。 系统技术协同优化 (STCO) 与智能缩放功能相结合，而不是蛮力设计规则缩放，后者会大幅增加工艺成本并无意中导致关键产量问题。 在优化技术以实现目标 PPA 的过程中，进行了广泛的 STCO 以及主要设计规则（例如栅极、纳米片、MoL、Cu RDL、钝化、TSV）的智能缩 …

2024年11月25日 · 台积电近期在欧洲开放创新平台论坛上宣布了一项重要进展，其第二代2纳米级制程技术n2p和n2x已准备好迎接电子设计自动化（eda）工具和第三方ip模块的支持。

2024年11月23日 · n2x拥有比n2和n2p更高的fmax电压，确保提供更好的性能，包括数据中心cpu/gpu以及专用的asic。另外n2p和n2x是兼容的，意思是使用n2x的芯片设计公司不必重新开发为n2p设计的任何东西。

2024年5月23日 · 下一年，台积电将再次推出两个节点，分别针对大致相同的智能手机和高性能计算应用：N2P（性能增强型 2 纳米级）和 A16（具有背面功率传输功能的 1.6 纳米级）。 与最初的 N2 相比，N2P 的功耗有望降低 5%-10%（速度和晶体管数量相同），性能提升 5%-10%（功耗和晶体管数量相同）。 同时，与 N2P 相比，A16 的功耗最多可降低 20%（速度和晶体管数相同），性能最多可提高 10%（功耗和晶体管数相同），晶体管密度最多可提高 10%。 考虑到 …