2017年5月3日 · 这些mask的用途就是上面你写的，这些mask你没有画layer，是因为他是用你画的其他layer做逻辑运算得到的。 一般来讲，layer，mask，photo三者有很强的关联但是不一定相同。 那full mask流片的时候是否需要制作这6层mask layer？ smic是按mask layer 层来收钱的。 我们公司到smic流片工艺是smic0.18um 1p6m 1.8v/3.3v我们画layout的时候用了23层layer mask。 但是smic说用了29层。 多出来的6层是 AR PW PLL NLL PLH NLH谁能解释一下 ... smic流 …

2013年8月23日 · 最近在看smic180nm的工艺，看到有这么几层不知道是干什么的，NLL（1.8v NLDD Implantation）、PLL（1.8v PLDD Implantation）、NLH（5v NLDD Implantation）、PLH（5v PLDD Implantation）.从网上查到了一些内容，说LDD是浅掺杂源漏的意思，在短沟道器件下减小源漏的电场强度用的。

半导体工艺中的玻璃基mask，是半导体工艺中最常见的东西，起到转印的作用，而转印的步骤就是曝光显影等！ 它又可以称，光罩！ 这些东西也是显示屏中常用的工艺。

在mask中一般都有option选项，就是mask可做可不做，这取决于你是否用到特定的器件或者层次，比如DNW。 与之对应的就是必须要做的mask，PW基本所有工艺都会有这层mask，而一般情况下除了高压工艺，PW一般都是用NW的取反实现，也就是说没有对应drawing层。

2013年6月22日 · 本人在学习SMIC 180nm的规则的时候，遇到了一些不明之处。 还望各位指点一二。 1.N阱、P阱、AA划分？ 根据相关的工艺介绍，此工艺是双阱工艺，先制作AA区窗口，然后分别注入相应的离子形成N阱和P阱。 但是版图介绍中没有介绍P阱规则，只有N阱规则。 问：是否N阱外的地方都需要注入相应的粒子形成P阱？ 或者直接用P衬底做P阱？ 2.GT规则？ 所有的带有ct的GT必须是salicide poly吗？ 例如下面的描述中所说的GT. 3.关于NLL（或NLH）,PLL（ …

这句话，是说mvn, mvp, pw, nll, pll, plh, nlh这几个mask，是通过我们画的版图的有的层逻辑运算（比如哪几层相与，再与哪层相减啥的）得到的，不用我们画的

石英作为一种高透明度、低热膨胀系数的材料，适合作为光罩的基底；铬作为暗部材料，系其稳定性高，耐腐蚀。 简单来说，我们把铬镀到石英上，再对铬图形化，使其成为设计的集成电路图形，即可以成为光罩，为我们源源不断的印刷芯片了。 那么光罩上的铬的图形又是怎么弄上去的呢？ 答案是 电子束曝光。 我们知道，光刻机的光源是激光，波长越短分辨率越高，主流的有248nm (KrF)，193nm (ArF)，最短的 EUV 可达13.5nm。 在显微镜领域为了突破光学显微镜的极限分 …

最近在看smic180nm的工艺，看到有这么几层不知道是干什么的，NLL（1.8v NLDD Implantation）、PLL（1.8v PLDD Implantation）、NLH（5v NLDD Implantation）、PLH（5v PLDD Implantation）.从网上查到了一些内容，说LDD是浅掺杂源漏的意思，在短沟道器件下减小源漏的电场强度用的。

PLDD, NLDD 是降hot carrier用的，有些工藝有，有些沒有，視狀況而定. NLDD &PLDD 不光光是PPLUS NPLUS 做出来的用来降低hot carrier 用的。 在有的高压工艺上有单独的这两层，用来降低漏断的漂移区. 我现在用的是40VBCD工艺，看JDV上的信息NLDD层是在高压NMOS管上面有，而PLDD层是在低压的有pickup的地方有，很奇怪，无法理解. 参考高压LDMOS的设计方法. thanks.

2017年4月27日 · 3、 干版（Emulsion Mask） 1）结构 乳胶 玻璃 防光晕层 玻璃干版是由受温、湿度影响较小的钠钙玻璃作基材，上 涂 感 光 乳胶层，其 反 应原理同 铬版类似，主要用于 HDI、BGA 等。