2025年1月13日 · 本文介绍了FPGA实现TDC算法。提出两种提高精度的方案：Serdes接口（LVDS和GT接口）和内部进位链。重点描述了进位链的工作原理、级联方法及其校准（平均校准和逐位校准）。最后，详细介绍了该算法的系统和模块设计。

本文首次介绍了基于28nm FD-SOI CMOS技术制备的基于SPAD的dToF系统的直方图TDC像素。 我们提出了一种新的基于 延迟锁定环路 （DLL）的体偏调整延迟线TDC，以确保在不同PVT条件下的PVT鲁棒性能。 2. 芯片架构. 下图显示了本文设计芯片的平面结构： 它由一个带有前端电路的64×64SPAD阵列，1：1直方图TDC阵列，一个DLL电路，为一行32像素共享的STOP参考时钟树，一个串行接口和读出电路组成。 本文重点研究了TDC像素和DLL模块，其结构如下图所示： …

2024年7月3日 · 插值型tdc也是一种可以减少延时单元数量的同时提升分辨率的架构，类似于adc中的插值型adc架构，通过电阻/晶体管/二极管对延时单元进行二次插值。 具体来说，如下图所示，在两个延时单元之间通过匹配的两个电阻，可以实现对基础分辨率的二插值，从而将 ...

在深亚微米 cmos 技术尚未问世时，曾使用过两种类型的 tdc，即基于计数器的 tdc 和基于 adc 的 tdc。 如果不需要高分辨率（通常大于 1 ns），基于计数器的 TDC 就足以满足转换要求。

Abstract: An advanced duplex scheme called cross-division duplex (XDD) is proposed to enhance uplink (UL) coverage in time division duplex (TDD) carriers by utilizing self-interference cancellation (SIC) capability at a base station. With XDD, it is possible to combine TDD’s ability to efficiently handle asymmetric UL and downlink (DL ...

Abstract: In this paper, an advanced duplex scheme, referred to as cross division duplex (XDD), is proposed to use flexible downlink (DL) and uplink (UL) allocation in time division duplex (TDD) carrier. By implementing self-interference cancellation (SIC) functions at the base station, the proposed XDD enables to simultaneously operate UL and ...

2021年3月26日 · In this paper, an advanced duplex scheme called cross-division duplex (XDD) is proposed to enhance uplink (UL) coverage in time division duplex (TDD) carriers by utilizing self-interference...

2024年12月10日 · 通过前面的研究学习，已经可以在CycloneVGX器件中成功实现完整的TDC（或者说完整的TDL，即延时线），测试结果也比较满足，解决了超大BIN尺寸以及大量0尺寸BIN的问题，但是还是存在一些之前系列器件还未遇到的问题，这些问题将在本文中进行详细描述介绍。

时间数字转换器（TimetoDigitalConverter，TDC）是 实现高精度时间间隔测量的技术手段之一。目前， TDC技术被广泛应用于粒子物理探测、深空通讯、 频率测量等领域。在飞行时间质谱仪和火星能量 粒子分析仪中，可利用TDC对粒子的飞行时间和电

2023年4月21日 · 下图的TDC结构是建立在R.Nutt1968年提出的延迟线结构基础之上，利用信号通过逻辑门电路的绝对传输时间提出的一种时间测量方法。 Delay Line由多个BUffer单元组成，buffer加Stop的信号用来进行Flip-Flop的触发。